PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-275672

(43)Date of publication of application: 09.11.1990

(51)Int.CI.

H01L 29/784

(21)Application number: 01-079760

(71)Applicant:

NIPPON STEEL CORP

30.03.1989

(72)Inventor:

OTA YASUMITSU

MIMURA SHUSUKE


(54) THIN FILM TRANSISTOR

(57)Abstract:

(22)Date of filing:

PURPOSE: To eliminate difficulty of mask alignment of a gate electrode with source. drain electrodes, to increase a drain current at the time of ON, to accelerate a responding speed and to further improve manufacturing yield by forming the source, drain electrodes in a pectinated structure.

CONSTITUTION: A gate electrode 5 formed in a predetermined pattern is laminated on an insulating board 1, a gate insulating film 4 and further a semiconductor layer 3 are so laminated as to cover the electrode 5, and a pair of source and drain electrodes 2 are laminated on the top of the layer 3. The electrodes 2 have pectinated structures having a plurality of teeth in such a manner that the teeth are so disposed as to cross the layer 3 and associated in a noncontact state. Thus, a device current ratio with respect to an occupying area can be increased as compared with the case that the electrodes are linearly disposed in parallel. Thus, a drain current at the time of ON is increased, a stray capacity is reduced, a responding speed is fast, and its yield is high.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection

[Date of extinction of right]

99日本国特許庁(JP)

@ 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平2-275672

®Int. Cl. ⁵

證別配号 庁内整理番号 ❸公開 平成2年(1990)11月9日

H 01 L 29/784

8624-5F H 01 L 29/78 311 S

審査請求 未請求 請求項の数 5 (全9頁)

図発明の名称 薄膜トランジスター

> ②特 顔 平1-79760

20出 願 平1(1989)3月30日

四発 明 者 太田

窭 光 神奈川県川崎市中原区井田1618番地 新日本製鐵株式會社

第1技術研究所内

@発 明 者 三村 秀 典

神奈川県川崎市中原区井田1618番地 新日本製鐵株式會社

第1技術研究所內

勿出 顔 人 新日本製鐵株式会社 東京都千代田区大手町2丁目6番3号

四代 理 人 弁理士 八田 幹雄

外1名

明細書

1、発明の名称

薄膜トランジスター

2. 特許請求の範囲

(1) 半導体層、該半導体層表面にオーミックに 接続される一対のソース・ドレイン電極、該半導 体層表面に接して形成されるゲート絶縁層、およ び数ゲート絶縁層の他端面側に接して形成され数 ゲート絶縁層により半導体層との絶縁性を保たれ たゲート電極を、絶縁性基板上に積層した構造を 有する絶縁ゲート型電解効果薄膜トランジスター において、前記一対のソース・ドレイン電極のそ れぞれが複数個の歯を有する櫛型構造であり、こ の歯が前記半導体層を機断するようにかつ互いに 非接触の状態で組あわさるように配置されたもの であることを特徴とする薄悶トランジスター。

(2) 絶縁性益板上に、ゲート電極、ゲート絶縁 - 関、半導体層、一対のソース・ドレイン電極を順 に積層してなる逆スタガード型積層構造薄膜トラ ンジスターにおいて、前記一対のソース・ドレイ

ン電極のそれぞれが複数個の歯を有する櫛型構造 であり、この歯が前紀半導体層を横断するように かつ互いに非接触の状態で組あわさるように配置 されたものであることを特徴とする請求項1に記 砜の薄膜トランジスター。

(3) 絶録性基板上に、一対のソース・ドレイン 電極、半導体層、ゲート絶縁膜、ゲート電極を順 に積層してなるスタガード型積層構造薄膜トラン ジスターにおいて、前記一対のソース・ドレイン 電圧のそれぞれが複数個の歯を有する構型構造で あり、この歯が前記半導体層を偽断するようにか つ互いに非接触の状態で組あわさるように配置さ れたものであることを特徴とする請求項1に記載 の薄膜トランジスター。

(4) 半導体層が非晶質シリコン層または多粘晶 シリコン層である請求項1~3のいずれかに記載 の痔膜トランジスター。

(5) 非晶質シリコン扇が硼素、燐、ゲルマニウ ム、炭素、窒素、酸素からなる群から選ばれたい ずれかの不純物がドープされた非晶質シリコン層

特別平2-275672 (2)

である請求項4に記載の薄膜トランジスター。 3.免明の詳細な説明

(産業上の利用分野)

(従来の技術)

近年、多結品または非品質半導体により形成された薄膜トランジスタ(TFT)が注目されている。このTFTは、単結品半導体を用いた場合よりは特性は劣るものの、低コストであり、また大面積の基板上に索子を形成できることから、例えば、密倍型イメージセンサ、アクティブマトリックス被品表示装置用のスイッチ索子としての応用が考えられている。

例えば、第4 a 、 b 図は、それぞれ従来の薄膜 トランジスターの構成の一例を示すものである。 第4 a 図は、スタガード型(エフ. シー. ローら、

すようにソース・ドレイン電極2を形成しようと する所望の部位のみをフォトレジスト7でマスキ ングし、マスキングされなかった部位のソース・ ドレイン電極2形成材質をエッチングして、第5 d図に示すように所望形状のものとして形成され るものである。

このように従来より、薄膜トランジスターとして種々の構造のものが知られているが、これらはいずれも、第4c図に示すようにソース・ドレイン電名が、直線的に平行に配列されているものである(例えば、松村正済、小田俊理、テレビジョン学会誌、1988年、第131頁)。

しかしながら、このようにTFTにおいて、ソース・ドレイン電極2が直線的に平行に配列されていると、①オン時のドレイン電流が低い、②浮遊容量が大きい、③応答速度が遅い、④製造歩留まりが悪い、⑤形状が大きい等の欠点が生じるものであった。

すなわち、まず①として述べた点は、以下の理 山からくるものである。ゲート絶縁脱4および半

プロシーディング オブ ザ アイイーイーイー 61 129 (1973-1) [F. C. Lvo., e 1. al., Proc. IEEE 81 129 (1973-1)]) として 知られるものであり、絶縁性益板1上に、一対の ソース・ドレイン電極2、このソース・ドレイン **出極2とオーミックに接続された半導体局3、こ** の半身体層3とゲート電極5との絶縁性を保つ絶 設層4、およびゲート電極5を順に積層してなる ものである。また第4b図は、逆スタガード型と して知られるものであり、絶縁性基板1上に、ゲ ート電極5、このゲート電極5と半導体層3との **絶録性を保つ絶録暦4、半導体暦3、およびこの** 半導体層3とオーミックに接続された一対のソー ス・ドレイン電腦1を順に積層してなるものであ る。なお、この逆スタガード型のTFTは、従来、 まず第5a図に示すように、まず絶縁性芸板1上 に所定パターンのゲート電極5を形成し、次いで 第56 図に示すように、その上をゲート絶縁脱4、 半導体層3で覆った後、全面をソース・ドレイン **電位2形成材質によりさらに覆い、第5c図に示**

専体隔3が同一であるTFTにおいて、オン時により大きなドレイン電流を得るには、前記のごときソース・ドレイン電極2の配列を取る限り、TFTの形状を大きくするしかないが、TFTの形状を大きくすると、TFTを液晶ディスプレイ等に応用した場合、関口率が減少してしまう。ここで、TFTのドレイン電流1。は、電流の離和領域で

特周平2-275672。(3)

現在開発されているTFTのチャンネル艮では一 番短い) としても、W=630μmとなり、通常 用いられる液晶ディスプレイの一面素よりも大き くなってしまう。また、第5a~d図に示したよ うな通常のTFTの製造プロセスを用いると、ソ ース・ドレイン電極2パターンとゲート電極5パ ターンのフォトマスク合わせの精度の関係からゲ ート電極5の幅をチャンネル長しよりも大きくす る必要があった。そのためソース・ドレイン電極 2とゲート電極5との重なり部分Q において、浮 遊容量が存在するが、TFTの形状を大きくする と、この浮遊容量も増加する。この浮遊容量はT FTの性能に非常に大きな影響を及ぼす。浮遊容 量は、ℓ - 1 μm(この値はTFTの現在のマス ク合せの精度としては非常に難しい値である。) としても、前記のチャンネル長およびチャンネル 幅では0.2gFと大きな値となる。このため、 実際には (W/L) = 10程度で、Vc = Vp = 30 Vでの I p は数十μ A 程度である。

また、②に述べた点に関し、浮遊容量を減少さ

パターンとの間にズレが生じ、実行的なチャンネル及が減少したり、ソース・ドレイン電極2とゲート電極5との重なりが生じたりし、TFTの特性が一定しないために発生する問題である。

さらに、⑤に述べた点は、大きなオン時のドレイン電流を得たいため、どうしても(W/L)比を大きくせざるおえないために生じる問題である。

せるため、できる限りチャンネル長しを同じ幅のゲート電極5を用いる必要があるが、そうするとソース・ドレイン電極2パターンとゲート電極であり、どうしても限界がある。そこで実際には建であり、どうしても限界がある。そこれが存在したの重なり部分2が存在し、これが浮遊容量の原因となっているものである。

③に述べた点は、ゲート電極5パターンとソース・ドレイン電極2パターンのマスク合わせの特度により、チャンネル艮の限界は5μm程度で、それ以上短くできず、キャリアーの走行に時間がかかるために生じる問題である。

また、④に述べた点は、上記のごとく浮遊容量を減少させるため、できるかぎりチャンネル長と同じ幅のゲート電極を用いようとするが、そうするとソース・ドレイン電極2パターンとゲート電極5とのフォトマスク合せは、非常に困難であり、ソース・ドレイン電極2パターンとゲート電極5

極2を得るといったセルフアライン技術を用いることも提唱されており(例えば特別昭58-170065号等)、0064号、特別昭58-170065号等)、この方法を用いてTFTを作製すれば、前記した②および③の問題は、解消されるものの、このような方法は、フォトレジストの銃光に非常に時間を必要とし、製造プロセスが複雑となるものであった。

(発明が解決しようとする課題)

従って、本発明は新規な薄膜トランジスターを 提供することを目的とするものである。本発明は また、製造が容易でかつ高性能を発揮する もので ランジスターを提供することを目的とするもので ある。本発明はさらに、オン時のドレイン 並が 大きく、浮遊容量が小さく、応答速度が速く、か つ高少留りである薄膜トランジスターを提供する ことを目的とするものである。

(課題を解決するための手段)

上記請目的は、半導体層、該半導体層表面にオーミックに接続される一対のソース・ドレイン電

特別平2-275672 (4)

極、抜半球体圏表面に接して形成されるゲート絶録が一ト絶録を面側に接して形成されるゲート絶録をの他端面側に接触との絶談が一ト絶録をより半様は基板上に積をした。 絶録をはなが一ト型ではなが、 をではなが、 をではなが、 ででではなが、 ででではないが、 ででであることを特徴とする薄成される。

本定明はまた、絶縁性基板上に、ゲート電極、ゲート絶縁、半導体層、一対のソース・ドレイン電極の間に積層してなる逆スタガード型積層とはないでは、前記一対のマス・ドレイン電極のそれぞれが複数との有機であり、この歯が前記半導体層を機断するように配置されたものであることを特徴とする違
版トランジスターを示すものである。本範明はま

に非接触状態で組合されるように配置される。こ のようにソース・ドレイン電極を遊型構造のもの とすると、ソース・ドレイン電極を直線的に平行 に配した場合と比べて、占有面積に対するデバイ ス電流比を大きくとることが可能である。従って、 ソース・ドレイン電極の歯の部分をできるかぎり 細くし、数多い櫛型構造とすることによりオン時 における高いドレイン電流を得ることができる。 例えば、本恥明者らが実際に行なった計算および 実験によると、μ □ O. 5 cd/v · sec 、非品質 シリコンナイトライドゲート絶縁膜の厚さ300 ○Aの非品質シリコンTFTで、【。□1mAを 得るためには、ゲート電極幅5μmで、ソース・ ドレイン電極は1μm幅で1μm間隔の固が合計 で26本のものでよいことが明らかとなった。な お、このようにソース・ドレイン遺極を配置した 場合、ゲート電極パターンとソース・ドレイン電 怪の猫のパターンとのマスク合せは精度を必要と せず、1μm幅で1μm間隔の歯を作製すること は非常に容易である。

た、絶録性基板上に、一対のソース・ドレイン電 版、半導体層にゲート絶縁膜、ゲート電極を順に 疫呂してなるスタガード型積層構造薄膜トランジ スターにおいて、前記一対のソース・ドレイン電 傾のそれぞれが複数個の歯を有する櫛型構造であ り、この歯が前記半導体層を横断するようにかつ 互いに非接触の状態で組あわさるように配置され たものであることを特徴とする薄膜トランジスタ ーを示すものである。本発明はさらに、半導体層 が非晶質シリコン層または多結晶シリコン層であ る背限トランジスターを示すものである。本発明 はさらにまた、非晶質シリコン層が明楽、頃、ゲ ルマニウム、炭柔、窒柔、酸素からなる群から選 ばれたいずれかの不鈍物がドープされた非晶質シ リコン層である薄膜トランジスターを示すもので ある。

(作用)

本発明の薄膜トランジスターにおいては、ソース・ドレイン電極がそれぞれ機型構造のものとされ、この歯が半導体層を傾断するようにかつ互い

またこのようにソース・ドレイン出極を雌型協 造のものとなした場合、ソース・ドレイン電極を 直線的に平行に配した場合と比べて、幅方向にお けるソース・ドレイン電極とゲート電極との重な り度合は増加するものの、前記のごとくソース・ ドレイン電極の歯の部分をできるかぎり細くし飲 多い勘型構造とすることでオン時における所以の 高ドレイン電流を得るための、縦方向における重 なり度合は著しく減少し、結果的にソース・ドレ イン電極とゲート電極との間で生じる浮遊容量を 小さくすることができる。例えば非品質シリコン ナイトライドゲート絶縁膜の厚さ3000Aの非 品質シリコンTFTで、ゲート電極幅5μmで、 1μm幅で1μm間隔の歯が26本である場合の 浮遊容量は、0.02pFと極めて小さなもので ある。

また、すでに述べたように、ソース・ドレイン 電極パターンとゲート電極パターンに多少のズレ が生じてもソース・ドレイン電極が完全にゲート 電極にかかっていれば、TFTの性能に変わりは なく、マスク合せが容易であることから、TFT の少留りは向上する。

さらに、このようにマスク合せの問題がなくなることから、チャンネル長となるソース・ドレイン地極の歯と歯の間隔を狭くすることが可能となり、応答時間を速くすることができる。例えば、この間隔が1μmの場合、従来のTFTの代表的最小チャンネル長である5μmに比較して5倍応答速度が速くなる。

さらにまた、ソース・ドレイン電極の角と角の間隔を狭くすることが可能となるため、得られるTFTを非常に小さくでき、例えば、ソース・ドレイン電極として1μm幅で1μm間隔の歯が26本である場合、わずか50μmの大きさでしかなく、このように非常にコンパクトな形状で前記したように1mAを越えるオン時における高いドレイン電流を得るTFTが作製される。

以下、本発明を実施態様に基づきより詳細に説明する。

第1a図は本発明のTFTの一実施態様である

耐3を横断するようにかつ互いに非接触の状態で 組あわさるように配置されたものである。このソ ース・ドレイン電極2の碰型構造における各歯の 幅、歯と歯の間隔は、特に限定されるものではないが、前記したようにオン電液の向上、浮遊容量 の低減、応答速度の向上および形状の小型化の面 から、これらはいずれもできる限りにおいて小さい いものであることが望ましく、例えば歯の幅は μ m 以下、特に 3 μ m 以下であることが好ま しい。

また本実施態様においては、半導体層3として、 非品質シリコンを用いているが、本発明のTFT においてこのような半導体層3の材質としては特 に限定されるものではなく、例えば多結品シリコ ン、あるいはGe、Ge、Sii- 、Si、C i -、 等の化合物、さらには高い比低抗を有するCd S、2nSe、2nS等の化合物の非品質あるい は多結品薄膜等が用いられる。なお、半導体層3 として多結品シリコンを用いた場合には、非品質 逆スタガード型TFTにおける構成を示す断面図であり、また第1b図は同実施態様における各構成奨楽の配置を示す平面図である。

しかして、この一対のソース・ドレイン電極2 は、第1b図に示すように、それぞれが複数個の 用を有する構型構造であり、この歯が前記半導体

シリコンを用いた場合より、高いドレイン電流を 得ることができるものとなる。

また、半事体層3としての非品質シリコンに、 研案、燐、ゲルマニウム、炭素、窒素、酸素等の 不純物をドープすることも可能であり、このうち、 研索、炭素、窒素あるいは酸素のいずれかをドープするであれば、高いドレイン選圧まで動作するTFT を製造することができ、また燐をドープすれば、 ドープしない場合に比べて高いドレイン電流得る TFTを製造することができ、またゲルマニウム をドープすれば、光照射下において、オフ電流の 低いTFTを製造することができる。

さらに本発明のTFTにおいては、ゲート絶録 既4としても、Si₃ N4 に限られず、SiO₂ やその他の絶縁体残膜を用いることができ、また ゲート電極として、前記したクロム以外の例えば モリプデン、タンタル、チタン、アルミニウムな どの他の金属薄膜等の導電材料を、ソース・ドレイン電極2として、前記したクロム以外の例えば アルミニウム、インジウムオキサイドなどの他の

特開年2~275672(6)

金属薄膜等の導電材料を、絶縁性基板1としても 前記したガラス以外の例えば石英、セラミックな どの他の絶縁材料をそれぞれ使用することがもち ろん可能である。

第2図は、本発明のTFTの別の実施態様であるスタガード型TFTにおける構成を示す断面図である。

この実施態様においては、それぞれが複個の と有する様型情でありこの置された一対の の状態で起これた一対の の状態で起これた一対の の状態ではない。 に配置された一対の にではない。 では、このソース・ドレインとは、 の半ずは、 では、 の半がこのに、 にのように配置に、 にの半ずない。 にのようににない。 にの半ずない。 にのようににない。 にの半ずない。 にのようににない。 にの半ずない。 にのようににない。 にのまるが、 にのようにはない。 にのようににない。 にのようににない。 にのようににない。 にはない。 にない。 にない、 にない。 にない。 にない、 に 実施態様における配置とその積層顧を逆にしたことを除けば同様のものである。なお、この実施態様においても、半専体層3に対するソース・ドレイン電極2のオーミックな接合がより確実になされるように、半導体層3とソース・ドレイン電極2との間には、オーミック層6が形成されている。本発明のTFTをこのようなスタガード構造とした場合、2枚のフォトマスクによりTFTを作

烈できるために、製造上で特に有利である。

のである。

(実施例)

实施例1

第1a~b図に示すような逆スタガード型のTFTを作製し、ゲート電圧をパラメーターにしたドレイン電圧ー電流特性を調べた。

ーンのソース・ドレイン電極2を形成することによって作製された。なお、作製したTFTにおける梅型のソース・ドレイン電極2の歯の致は合計30個であり、歯の間隔および歯の幅は1μm、ゲート電極5の幅は5μmであった。

第3図に示す結果から明らかなように、 V c = 30 Vでのオン電流は1 m A を越えており、 本発明の構成がオン電流の増加において有効であることが示されるものであった。 また、 この T F T の作製における製品歩留りは、チャンネル 艮 5 μ m の従来型の T F T に比べて 3 倍程度向上した。 さらにこの T F T の ソース・ドレイン 電とゲート 電極との浮遊容量は、 0.03 p F と極めて小さいものであった。

(発明の効果)

以上述べたように本発明は、TFTにおけるソース・ドレイン電極を模型構造にしたことにより、ゲート電極とソース・ドレイン電極とのマスク合せの困難さをなくし、このような模型電極の歯と 肉の問題および歯の幅を狭めることを可能として、

・特別平2-275672(プ)

浮遊容量をあまり増加させることなしに、オン時のドレイン電流の増加、応答速度の迅速化を図り、さらに製造歩留りも従来型のものと比較して3倍程度の向上が図れるものである。さらにこのようにソース・ドレイン電極を備型構造としたことにより形状の小形化が可能となり、液晶表示装置などへの応用に適したものとなる。

4. 図面の簡単な説明

面図である。

1…絶録性益板、2…ソース・ドレイン電極、 3…半導体層、4…ゲート絶縁膜、 5…ゲート電極、6…オーミック層、 7…フォトレジスト膜。


特許出願人

新日本製鐵株式食社


代理人 弁理士

八 ID 幹 雄 (他1名)

第 1 図




第 3 图




特閒平2-275672 (8)


第 4 図





5:4-1 鬼板



第 6 図










第 5 図



手統納正法

平成1年5月15日

特許庁長官 吉田文 敦 麗

- 事件の表示
 平成1年 特許順 第79,760号
- 3. 補正をする者 ボ件との関係 特許山頭人 住 所 東京都千代四区大手町二丁目6番3号 名 称 (665) 新日本製機株式会社 代表者 質 藤 裕
- 4. 代理人 住所 東京部千代田区二番町11番地9 ダイアパレス二番町 氏名 (7234) 非理士 八田 幹 出 電話 03-230-4768番
- 5. 祐正命令の日付 自発補正
- 万 式 図 番 査 図 明知書の「特許論求の範囲」および「発明の詳細な説明」の図
- 7. 補正の内容 (1) 別紙の通り特許請求の範囲を補正する。
 - (1) が成め近り行計がなり間で特定する。
 (2) 明知書第11頁第5行および第20頁第13行に記録の
 「世界」をそれぞれ「世界」と訂正する。

特周平2-275672 (9)

特許額求の範囲

(2) 絶縁性基板上に、ゲート電極、ゲート絶縁 版、半導体層、一対のソース・ドレイン電極を順 に積層してなる逆スタガード型積層構造薄膜トラ ンジスターにおいて、前配一対のソース・ドレイ ン電極のそれぞれが複数個の歯を有する構塑構造 であり、この歯が前記半導体層を機断するように配置 かつ互いに非接触の状態で組あわさるように配置 されたものであることを特徴とする請求項1に記 酸の薄膜トランジスター。

(3) 絶録性基板上に、一対のソース・ドレイン 電極、半導体層、ゲート絶録膜、ゲート電極を順 に積層してなるスタガード型積層構造薄膜トラン ジスターにおいて、前記一対のソース・ドレイン 電極のそれぞれが複数個の歯を有する構型構造で あり、この歯が前記半導体層を横断するようにか つ互いに非接触の状態で組あわさるように配置さ れたものであることを特徴とする請求項1に記載 の薄膜トランジスター。

(4) 半導体層が非晶質シリコン層または多結晶シリコン層である請求項1~3のいずれかに記載の薄膜トランジスター。

(5) 非晶質シリコン圏が硼素、旗、ゲルマニウム、炭素、窒素、酸素からなる群から退ばれたいずれかの不純物がドープされた非晶質シリコン圏である請求項4に記載の薄膜トランジスター。

平統結 计正性 (方式)

平成1年10月 4日

特許庁長官 吉 田 文 数 段

- 1. 事件の表示 平成1年 特許斯 第79. 760分
- 3. 航正をする者

事件との関係 特許山脈人

住 所 東京都千代川区大手町二丁目6番3号

名 称 (665) 新日本製鐵株式合社 代表者 齊 酶 裕

4. 代理人

住 所 東京都千代旧区二番町川希地9 ダイアバレス二番町 氏 名 (7234) 弁理士 八 田 幹 雄島高

電話 03-230-4766番

5. 補正命令の日付 平成1年9月11日(登送日:平成1年9月26日)

6. 補正の対象 明如書の「図面の簡単な説明」の個

7. 植正の内容

明師古第23頁第19行に記載の「第5a~d図」を 「第6a~d図」と訂正する。 (株数点